数字∑-△调制器的FPGA设计与实现

• 作者: 孟桥 彭星晔 郝俊
• 来源期刊: 科技与创新
• 关键词: ∑-△调制器 FPGA Verilog 综合
• 年，卷（期）: 2007,（26）
• 所属期刊栏目: PLD CPLD FPGA应用
• 页码范围: 204-205,281
• 页数: 3页
• 分类号: TN702|TN79
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2007.26.080

摘要

∑-△调制器采用过采样和噪声整形技术,能够在一位量化的情况下保证较高的精度,时后续数字信号处理具有极大的吸引力.本文采用数字化技术,用FPGA实现了一个一阶的数字∑-△调制器,输入为8位信号,FPGA快速方便的特点非常适合这种调制器的实现.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	孟桥	东南大学射频与光电集成电路研究所	56	291	8.0	14.0
2	彭星晔	东南大学射频与光电集成电路研究所	1	4	1.0	1.0
3	郝俊	东南大学射频与光电集成电路研究所	3	18	3.0	3.0