AVS插值算法的一种高效的硬件结构设计与实现

• 作者: 胡倩 虞露
• 来源期刊: 电路与系统学报
• 学科: 工学
• 关键词: AVS 插值 硬件结构设计 FPGA/ASIC
• 年，卷（期）: 2008,（3）
• 所属期刊栏目: 研究简报
• 页码范围: 148-152
• 页数: 5页
• 分类号: TN919.8
• 语种: 中文
• DOI: 10.3969/j.issn.1007-0249.2008.03.029

摘要

提出了AVS解码系统中帧间运动补偿插值算法的一种面向FPGA/ASIC的硬件结构设计.阐述了插值过程的各功能单元的结构,给出了仿真结果及硬件规模.结果表明本文提出的结构设计支持720×576,4:2:0,30FPS的视频在54MHz最低工作频率下的实时解码,是一种适合于集成的高效并行VLSI结构设计.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	虞露	浙江大学信息与电子工程系	52	591	13.0	23.0
2	胡倩	浙江大学信息与电子工程系	21	244	7.0	15.0