基于FPGA的SRAM测试电路的设计与实现

• 作者: 孙晓凌 田勇 申华
• 来源期刊: 电子工程师
• 学科: 工学
• 关键词: SRAM(静态随机存储器) March'C-算法 JTAG BIST
• 年，卷（期）: 2008,（12）
• 所属期刊栏目: 计算机与自动化技术
• 页码范围: 57-59
• 页数: 3页
• 分类号: TP333.3
• 字数: 2370字
• 语种: 中文
• DOI: 10.3969/j.issn.1674-4888.2008.12.017

摘要

为了保证独立的SRAM模块或嵌入式SRAM模块功能的完整性与可靠性,必须对SRAM模块进行测试.介绍了一种基于Ahera DE2开发板的面向字节的SRAM测试电路的设计与实现.测试算法采用分为字内和字间测试两部分的高故障覆盖率March C-算法;设计的测试电路可由标准的JTAG(联合测试工作组)接口进行控制.设计的测试电路可测试独立的SRAM模块或作为BIST(内建自测试)电路测试嵌入式SRAM模块.验证结果表明该SRAM测试系统是非常高效的.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	田勇	东北大学东软信息学院嵌入式系统工程系	42	255	9.0	15.0
2	申华	东北大学东软信息学院嵌入式系统工程系	4	9	1.0	3.0
3	孙晓凌	东北大学东软信息学院嵌入式系统工程系	1	9	1.0	1.0