基于FPGA的PWM与定时计数器IP核的设计

• 作者: 匡石 方千山
• 来源期刊: 电子测试
• 学科: 工学
• 关键词: IP FPGA NIOS II 驱动
• 年，卷（期）: 2008,（9）
• 所属期刊栏目: 微处理器及可编程器件应用
• 页码范围: 53-56
• 页数: 4页
• 分类号: TP39
• 字数: 3157字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-8519.2008.09.012

摘要

基于硬核嵌入式CPU中的PWM/定时计数器模块与FPGA的广泛应用,本文提出了一种软件式的PWM/定时计数器数字逻辑电路的设计思想.用硬件描述语言HDL编写总线接口、功能逻辑与外部I/O电路,并描述了硬件驱动程序的设计过程.对其结果进行了软件仿真并定制到NIOS II中进行调试,实验结果证明,该设计具有很好的实际效果.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	方千山	华侨大学机电及自动化学院	54	277	10.0	13.0
2	匡石	华侨大学机电及自动化学院	2	5	1.0	2.0