高精度∑-△音频DAC省面积插值器的设计与ASIC实现

• 作者: 付洁 邹月娴
• 来源期刊: 电声技术
• 学科: 工学
• 关键词: ∑-△ 音频DAC 插值器 过采样 ASIC实现
• 年，卷（期）: 2008,（7）
• 所属期刊栏目: 电声器件与电路
• 页码范围: 36-39
• 页数: 4页
• 分类号: TN912|TN79
• 字数: 3045字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-8684.2008.07.007

摘要

介绍了一种用于∑-△音频DAC中能有效节省面积的插值器设计与ASIC实现方法.阐述了插值器的基本原理及常用设计方法.针对单级多倍插值器电路硬件消耗较大的问题,提出了4级级联多倍插值器结构和串行计算的电路架构.采用Synopsys和Cadence公司的EDA工具进行了完整的硬件电路设计、仿真和版图设计.芯片留片采用VIS公司3.3V.0.35 μm的CMOS工艺.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	邹月娴	北京大学深圳研究生院集成微系统科学工程与应用重点实验室	10	75	4.0	8.0
2	付洁	北京大学深圳研究生院集成微系统科学工程与应用重点实验室	2	2	1.0	1.0