一种针对DSP内存控制优化的硬件结构设计

• 作者: 朱俊华
• 来源期刊: 仪表技术
• 学科: 工学
• 关键词: 数字信号处理器 内存控制单元 自增量 循环队列
• 年，卷（期）: 2008,（4）
• 页码范围: 13-15,18
• 页数: 4页
• 分类号: TP303
• 字数: 2836字
• 语种: 中文
• DOI: 10.3969/j.issn.1006-2394.2008.04.006

摘要

提出一种新型结构的内存控制单元,此单元在完成访存操作的同时,可并行执行多种为访存优化的微操作,如自增量和自减量操作,且可实现对循环队列的支持.最后,文章给出了一种使用CSA结构的硬件实现.通过这种方法,整个内存控制单元可获得约45%的速度提升,而单元面积仅有10%的增加.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	朱俊华	上海交通大学微电子学院	2	0	0.0	0.0