A率μ率转换器的ASIC设计

• 作者: 黄海生
• 来源期刊: 现代电子技术
• 关键词: 数字中继器 Verilog HDL A率 μ率 专用集成电路
• 年，卷（期）: 2008,（11）
• 所属期刊栏目: 电子技术
• 页码范围: 162-164
• 页数: 3页
• 分类号: TN916
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2008.11.055

摘要

根据程控交换原理和A率、μ率压扩编码原理,提出一种具有A率μ率转换器的ASIC实现方案.详细给出了A率μ率转换器的电路结构,以及用查表法实现A率μ率转换器的具体方法.该电路结构简单,易于设计,适合用可编程器件(FPGA)实现.用Verilog HDL语言完成了电路设计,逻辑验证,用Xilinx的FPGA XC4006EPC84-4实现电路,经实验测试,设计结果符合系统要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	黄海生		57	146	6.0	9.0