CMOS射频集成电路ESD保护的挑战

• 作者: 刘海南 周玉梅 林琳 王昕 王自惠
• 来源期刊: 半导体学报
• 学科: 工学
• 关键词: 静电泄放 ESD保护 射频ESD 寄生效应
• 年，卷（期）: 2008,（4）
• 所属期刊栏目: 技术进展
• 页码范围: 628-636
• 页数: 9页
• 分类号: TN43
• 字数: 1067字
• 语种: 中文
• DOI: 10.3321/j.issn:0253-4177.2008.04.003

摘要

随着集成电路(IC)T艺进入深亚微米水平,以及射频(Radi0.Frequency,RF)IC工作频率向数千兆赫兹频段迈进,片上防静电泄放(ESD)保护设计越来越成为RF IC设计的挑战.产生这一挑战的关键原因在于ESD保护电路和被保护的RF IC核电路之间存在着不可避免的复杂交互影响效应.本文讨论了RF ESD保护的研究和设计领域的最新动态,总结了所出现的新挑战、新的设计方法和最新的RF ESD保护解决方案.