用于1.25GHz Serdes的低时钟抖动的环振的设计

• 作者: 刘玮 杨莲兴 肖磊
• 来源期刊: 半导体学报
• 学科: 工学
• 关键词: 低时钟抖动 环振 电源噪声抑制 串并.并串转换
• 年，卷（期）: 2008,（3）
• 所属期刊栏目: 研究论文
• 页码范围: 490-496
• 页数: 7页
• 分类号: TN432
• 字数: 1107字
• 语种: 中文
• DOI: 10.3321/j.issn:0253-4177.2008.03.017

摘要

设计了一种新的用于电压控制振荡器的延迟单元,并与源级耦合差分延时单元的时钟抖动进行了比较.提出了基于低时钟抖动的锁相环环路参数的优化技术.在0.35μm CMOS工艺下进行1.25GHz Serdes流片,测试表明数据率为1.25GHz的高速串联输出的随机抖动均方根为2.3ps(归一化为0.0015UI),随机抖动标准偏差为0.0035UI.在1111100000的数据输出时相位噪声为-120dBc/Hz@100kHz.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨莲兴	复旦大学专用集成电路与系统国家重点实验室	28	239	8.0	14.0
2	刘玮	复旦大学专用集成电路与系统国家重点实验室	3	26	3.0	3.0
3	肖磊	复旦大学专用集成电路与系统国家重点实验室	2	22	2.0	2.0