基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
提出了一种低抖动、宽调节范围的带宽自适应CMOS锁相环.由于环路带宽可根据输入频率进行自动调节,电路性能可在整个工作频率范围内得到优化.为了进一步提高电路的抖动特性,在电荷泵电路中采用匹配技术,并在压控振荡器中应用电压-电压转换电路以减小压控振荡器的增益.芯片采用SMIC 0.35μm CMOS工艺加工.测试结果表明该锁相环电路可在200MHz~1.1GHz的输出频率范围内保持良好的抖动性能.
推荐文章
基于DSP Builder的带宽自适应全数字锁相环的设计与实现
DSP Builder
带宽自适应
PI控制
全数字锁相环
一种输出范围10~600MHz的高性能锁相环
锁相环
压控振荡器
时钟抖动
相位噪声
具有锁频/锁频-锁相两种工作模式的CMOS数字锁相环
数字锁相环(DPLL)
锁频(FL)
锁频-锁相(FPL)
基于FPGA的低抖动时钟锁相环设计方法
锁相环
数字时钟管理器
FPGA
可移植性
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种低抖动、宽调节范围的带宽自适应CMOS锁相环
来源期刊 半导体学报 学科 工学
关键词 锁相环 自适应带宽 低抖动 宽调节范围
年,卷(期) 2008,(5) 所属期刊栏目 研究论文
研究方向 页码范围 908-912
页数 5页 分类号 TN402
字数 758字 语种 中文
DOI 10.3321/j.issn:0253-4177.2008.05.020
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 贾嵩 北京大学微电子学研究所 19 79 5.0 8.0
2 吉利久 北京大学微电子学研究所 47 298 11.0 15.0
3 赵宝瑛 北京大学微电子学研究所 13 80 5.0 8.0
4 王源 北京大学微电子学研究所 20 87 5.0 9.0
5 宋颖 北京大学微电子学研究所 13 62 4.0 7.0
6 李宏义 北京大学微电子学研究所 1 16 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (7)
共引文献  (4)
参考文献  (3)
节点文献
引证文献  (16)
同被引文献  (10)
二级引证文献  (16)
1980(1)
  • 参考文献(0)
  • 二级参考文献(1)
1996(1)
  • 参考文献(0)
  • 二级参考文献(1)
2000(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(3)
  • 参考文献(2)
  • 二级参考文献(1)
2004(1)
  • 参考文献(0)
  • 二级参考文献(1)
2006(2)
  • 参考文献(0)
  • 二级参考文献(2)
2007(1)
  • 参考文献(1)
  • 二级参考文献(0)
2008(2)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(2)
  • 二级引证文献(0)
2008(2)
  • 引证文献(2)
  • 二级引证文献(0)
2009(4)
  • 引证文献(3)
  • 二级引证文献(1)
2010(6)
  • 引证文献(4)
  • 二级引证文献(2)
2011(3)
  • 引证文献(2)
  • 二级引证文献(1)
2012(3)
  • 引证文献(1)
  • 二级引证文献(2)
2014(3)
  • 引证文献(0)
  • 二级引证文献(3)
2015(4)
  • 引证文献(3)
  • 二级引证文献(1)
2016(1)
  • 引证文献(0)
  • 二级引证文献(1)
2017(3)
  • 引证文献(0)
  • 二级引证文献(3)
2018(2)
  • 引证文献(0)
  • 二级引证文献(2)
2020(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
锁相环
自适应带宽
低抖动
宽调节范围
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
半导体学报(英文版)
月刊
1674-4926
11-5781/TN
大16开
北京912信箱
2-184
1980
eng
出版文献量(篇)
6983
总下载数(次)
8
总被引数(次)
35317
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导