一种32位高速浮点乘法器设计

• 作者: 于宗光 周德金 孙锋
• 来源期刊: 电子与封装
• 学科: 工学
• 关键词: 浮点乘法器 Booth编码 4-2压缩器 进位选择加法器
• 年，卷（期）: 2008,（9）
• 所属期刊栏目: 电路设计
• 页码范围: 35-38
• 页数: 4页
• 分类号: TN702
• 字数: 2024字
• 语种: 中文
• DOI: 10.3969/j.issn.1681-1070.2008.09.010

摘要

文章介绍一种32位浮点乘法器软IP的设计,其部分积缩减部分采用修正Booth算法,部分积加法采用4-2压缩树结构,最终carry,sum形式部分积采用进位选择加法器完成,乘法器可以进行32位浮点数或24位定点数的乘法运算.采用VerilogHDL RTL级描述,采用SMIC 0.18μm工艺库进行综合,门级仿真结果表明乘法器延时小于4.05ns.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	于宗光	江南大学信息工程学院	89	354	9.0	14.0
5	孙锋	江南大学信息工程学院	9	81	3.0	9.0
9	周德金	江南大学信息工程学院	3	13	2.0	3.0