FPGA中浮点乘法器的实现

• 作者: 吴顺君 宋万杰 金美华
• 来源期刊: 火控雷达技术
• 学科: 工学
• 关键词: 浮点数据格式 Booth编码 Wallace树形结构 舍入方法
• 年，卷（期）: 2008,（1）
• 所属期刊栏目: 设计与分析
• 页码范围: 104-107
• 页数: 4页
• 分类号: TN911.7|TP332.2
• 字数: 2669字
• 语种: 中文
• DOI: 10.3969/j.issn.1008-8652.2008.01.024

摘要

该文设计的适合于在FPGA中实现的乘法器结构,采用自定义的26位浮点数据格式,利用改进的基4Booth编码方式,以及CSA和4-2压缩器综合的Wallace 树形结构,在尾数的舍入中应用基于预测和选择的快速舍入方法,优化了乘法器的性能.最后给出在PFGA中的仿真结果,验证了设计的正确性,并和32位浮点数据格式的运算结果作比较,发现本设计不但减少占用FPGA内部资源,而且加快了运算速度.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	吴顺君		212	2480	26.0	37.0
2	宋万杰		46	264	9.0	14.0
3	金美华		1	16	1.0	1.0