循环冗余校验码并行算法的FPGA实现

• 作者: 常天海 梁少洁
• 来源期刊: 广东通信技术
• 关键词: CRC 并行 VHDL
• 年，卷（期）: 2008,（2）
• 所属期刊栏目: 技术交流
• 页码范围: 57-59,63
• 页数: 4页
• 分类号: TN91
• 语种: 中文
• DOI: 10.3969/j.issn.1006-6403.2008.02.015

摘要

通过对CRC(循环冗余校验)码本身特点的观察与分析,推导出并行算法的逻辑关系,并利用VHDL语言设计一个CRC(24,8)码编码器,在QuartusⅡ平台下给出了该编码器的仿真结果,仿真结果表明与串行算法相比并行算法提高了校验速率.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	常天海	华南理工大学电子与信息学院	67	317	10.0	14.0
2	梁少洁	华南理工大学电子与信息学院	1	2	1.0	1.0