基于MAX+PLUSⅡ软件平台设计简易数字频率计

• 作者: 张丽萍 朱尧富
• 来源期刊: 电子工程师
• 学科: 工学
• 关键词: CPLD MAX+PLUSⅡ VHDL 原理图 数字系统
• 年，卷（期）: 2008,（2）
• 所属期刊栏目: 测控技术
• 页码范围: 4-6
• 页数: 3页
• 分类号: TM935.13
• 字数: 1325字
• 语种: 中文
• DOI: 10.3969/j.issn.1674-4888.2008.02.002

摘要

用标准计数器设计4位数字频率计使用器件多,电路复杂,CPLD(复杂可编程逻辑器件)和EDA(电子设计自动化)技术已经代替传统的设计方法,逐渐成为电子系统设计者的主要设计手段.文中采用自顶向下的方法在一片CPLD芯片上实现4位简易数字频率计.详细给出了CPLD内部基于MAX+PLUSⅡ开发软件,利用VHDL硬件描述语言和原理图的输入方式来实现电路的具体过程.以及外围被测信号限幅整形电路和时基信号产生电路原理图,电路简单且便于修改,经实际电路测试,该系统性能稳定,EDA技术使数字系统的设计进入一个更新、更快的发展阶段.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张丽萍	台州职业技术学院电子电气工程系	24	68	4.0	7.0
2	朱尧富	台州职业技术学院电子电气工程系	14	23	3.0	4.0