一种32位DSP cache存储器设计

• 作者: 杨向峰 陶建中
• 来源期刊: 电子与封装
• 学科: 工学
• 关键词: DSP cache 译码电路 放大器
• 年，卷（期）: 2008,（2）
• 所属期刊栏目: 电路设计
• 页码范围: 20-22,46
• 页数: 4页
• 分类号: TN402
• 字数: 2426字
• 语种: 中文
• DOI: 10.3969/j.issn.1681-1070.2008.02.006

摘要

在一种DSP指令cache的设计中,采用全定制的设计方法,利用0.25μm的CMOS库设计了cache存储器.利用逻辑努力和分支努力的概念优化设计了译码电路,一方面保证了译码器的速度,另一方面减小系统的功耗.并且根据正反馈原理设计了一种差分灵敏放大器,有效地减小了存储器的功耗.电路工作在100MHz的时钟频率下,读写周期的平均动态功耗为25mW.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨向峰	江南大学信息工程学院	1	0	0.0	0.0
5	陶建中		18	42	4.0	6.0