基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
Verilog HDL是目前较流行的一种硬件描述语言,在FPGA设计中有着广泛的应用.本文首先介绍了Verilog HDL语言的特点以及用其进行FPGA硬件开发的原则,然后在熟悉FPGA的硬件结构原理的基础上,遵循FPGA设计流程,以分频器和状态机为例,分别讨论了组合逻辑电路和时序逻辑电路各自的特点及其设计输入方法;最后结合FPGA的硬件特点,分析了将用Verilog HDL语言设计的电路的进行综合与设计优化并最终实现为硬件电路的方法.
推荐文章
用Verilog HDL进行FPGA设计的一些基本方法
Verilog 硬件描述语言
FPGA设计
IP核复用
设计优化
综合
基于Verilog HDL双向端口的设计与实现
Verilog HDL
双向端口
仿真
基于Verilog HDL的DDS设计与仿真
直接数字频率合成器
现场可编程门阵列
Verilog HDL
QuartusⅡ
IP核
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 用Verilog HDL进行FPGA设计的原则与方法
来源期刊 电子测试 学科 工学
关键词 FPGA Verilog HDL EDA 硬件描述语言
年,卷(期) 2008,(3) 所属期刊栏目 微处理器及可编程器件应用
研究方向 页码范围 67-71
页数 5页 分类号 TP271
字数 4291字 语种 中文
DOI 10.3969/j.issn.1000-8519.2008.03.015
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 祁晓磊 2 60 2.0 2.0
2 蔡学良 2 60 2.0 2.0
3 孙德玮 2 60 2.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (49)
同被引文献  (26)
二级引证文献  (111)
2008(2)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(2)
  • 二级引证文献(0)
2008(2)
  • 引证文献(2)
  • 二级引证文献(0)
2009(10)
  • 引证文献(10)
  • 二级引证文献(0)
2010(4)
  • 引证文献(2)
  • 二级引证文献(2)
2011(9)
  • 引证文献(3)
  • 二级引证文献(6)
2012(16)
  • 引证文献(3)
  • 二级引证文献(13)
2013(24)
  • 引证文献(5)
  • 二级引证文献(19)
2014(18)
  • 引证文献(2)
  • 二级引证文献(16)
2015(18)
  • 引证文献(6)
  • 二级引证文献(12)
2016(23)
  • 引证文献(9)
  • 二级引证文献(14)
2017(16)
  • 引证文献(2)
  • 二级引证文献(14)
2018(14)
  • 引证文献(3)
  • 二级引证文献(11)
2019(6)
  • 引证文献(2)
  • 二级引证文献(4)
研究主题发展历程
节点文献
FPGA
Verilog HDL
EDA
硬件描述语言
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子测试
半月刊
1000-8519
11-3927/TN
大16开
北京市100098-002信箱
82-870
1994
chi
出版文献量(篇)
19588
总下载数(次)
63
论文1v1指导