基于ADC的时钟jitter测试平台的研究

• 作者: 何正淼 唐世悦 王砚方
• 来源期刊: 电路与系统学报
• 学科: 工学
• 关键词: 模数转换 时钟晃动 码密度 加性高斯噪声
• 年，卷（期）: 2008,（6）
• 所属期刊栏目: 论文
• 页码范围: 13-17
• 页数: 5页
• 分类号: TP274+.2
• 字数: 3173字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-0249.2008.06.003

摘要

本文实现了一种利用高速模数转换器(ADC)采样测量时钟jitter的硬件测试平台.文中针对高速、高分辨ADC的特性,导出时钟Jitter对输出码密度的影响,根据这层关系可以反推出时钟Jitter的大小.同时介绍了如何在硬件上产生高速、可以控制的时钟jitter.最后通过ModelSim和Matlab对这个平台进行仿真分析,结果表明这种方法不需要高性能仪器,且具有高分辨和低时耗等特点.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王砚方	中国科学技术大学快电子实验室	58	667	12.0	24.0
2	何正淼	中国科学技术大学快电子实验室	8	85	6.0	8.0
3	唐世悦	安徽大学物理与材料科学学院	4	16	3.0	4.0