FPGA中专用可重构乘法器的设计

• 作者: 余洪敏 刘忠立 陈陵都
• 来源期刊: 半导体学报
• 学科: 工学
• 关键词: FPGA 乘法器 可重构 改进的波茨算法 超前进位加法器 传输门逻辑
• 年，卷（期）: 2008,（11）
• 所属期刊栏目: 研究论文
• 页码范围: 2218-2225
• 页数: 8页
• 分类号: TN492
• 语种: 中文
• DOI: 10.3321/j.issn:0253-4177.2008.11.026

摘要

提出了一种新的嵌入在FPGA中可重构的流水线乘法器设计.该设计采用了改进的波茨编码算法,可以实现18×18有符号乘法或17×17无符号乘法.还提出了一种新的电路优化方法来减少部分积的数目,并且提出了一种新的乘法器版图布局,以便适应tilebased FPGA芯片设计所加的约束.该乘法器可以配置成同步或异步模式,也町以配置成带流水线的模式以满足高频操作.该设计很容易扩展成不同的输入和输出位宽.同时提出了一种新的超前进位加法器电路来产生最后的结果.采用了传输门逻辑来实现整个乘法器.乘法器采用了中芯国际0.13μm CMOS工艺来实现,完成18×18的乘法操作需要4.1ns.全部使用2级的流水线时,时钟周期可以达到2.5ns.这比商用乘法器快29.1%,比其他乘法器快17.5%.与传统的基于查找表的乘法器相比,该乘法器的面积为传统乘法器面积的1/32.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘忠立	中国科学院半导体研究所	77	412	12.0	14.0
2	陈陵都	中国科学院半导体研究所	6	32	4.0	5.0
3	余洪敏	中国科学院半导体研究所	2	9	1.0	2.0