基于FPGA的高速RS编解码器设计与实现

• 作者: 周洪敏 顾艳丽
• 来源期刊: 信息技术
• 学科: 工学
• 关键词: 数字视频广播(DVB) RS编解码 现场可编程逻辑阵列(FPGA) BM算法
• 年，卷（期）: 2008,（6）
• 所属期刊栏目: 应用技术
• 页码范围: 48-50
• 页数: 3页
• 分类号: TP393
• 字数: 2497字
• 语种: 中文
• DOI: 10.3969/j.issn.1009-2552.2008.06.014

摘要

详细介绍了RS( 255,191)编解码器的设计,按照自上而下的设计流程给出了算法的FPGA实现.根据编解码器的不同特点, 采用不同方法实现GF(28)乘法器.编码器采用并行结构、解码器采用并行无逆的BM算法实现关键模块,求逆器采用查表方法.采用以上方法的组合,使得在资源占用允许的同时最大限度地提高了编解码速度.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	周洪敏	南京邮电大学光电工程学院	27	112	6.0	9.0
2	顾艳丽	南京邮电大学光电工程学院	5	30	4.0	5.0