基于跳跃式Wallace树的低功耗32位乘法器

• 作者: 戴紫彬 李伟 陈韬
• 来源期刊: 计算机工程
• 学科: 工学
• 关键词: Booth算法 跳跃式Wallace树 乘法器 LING加法器
• 年，卷（期）: 2008,（17）
• 所属期刊栏目: 工程应用技术与实现
• 页码范围: 229-231
• 页数: 3页
• 分类号: TP303
• 字数: 3118字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-3428.2008.17.082

摘要

为了提高乘法器的综合性能,从3个方面对乘法器进行了优化设计.采用改进的Booth算法生成各个部分积,利用跳跃式Wallace树结构进行部分积压缩,通过改进的LING加法器对压缩结果进行求和.在FPGA上进行验证与测试,并在0.18 μm SMIC工艺下进行逻辑综合及布局布线.结果表明,与采用传统Wallace树结构的乘法器相比,该乘法器的延时减少了29%,面积减少了17%,功耗降低了38%,能够满足高性能的处理要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈韬	解放军信息工程大学电子技术学院	20	93	5.0	8.0
2	戴紫彬	解放军信息工程大学电子技术学院	106	436	10.0	16.0
3	李伟	解放军信息工程大学电子技术学院	42	138	7.0	10.0