基于FPGA的DDR SDRAM控制器设计

• 作者: 王成 石振明 陈蜀宇
• 来源期刊: 微处理机
• 学科: 工学
• 关键词: 双数据率随机动态存储器 现场可编程门阵列 数据接口 数据采集
• 年，卷（期）: 2008,（6）
• 所属期刊栏目: 大规模集成电路设计、制造与应用
• 页码范围: 22-24
• 页数: 3页
• 分类号: TN4
• 字数: 2465字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-2279.2008.06.008

摘要

针对目前应用最为广泛的DDR SDRAM存储器,采用VHDL语言实现了基于ALTERA公司FPGA架构的、基于工业标准的通用DDR SDRAM控制器设计.重点介绍了读数据接口和写数据接口设计.在EP1C6Q240C8芯片上实现时的性能达到了133MHz的主频频率.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈蜀宇	重庆大学计算机学院	105	925	14.0	25.0
2	王成	重庆大学计算机学院	21	108	7.0	10.0
3	石振明	重庆大学计算机学院	3	24	3.0	3.0