一种面积和速度折衷的3DES实现方案

• 作者: 胡永进 赵俭
• 来源期刊: 电子技术
• 学科: 工学
• 关键词: 3DES FPGA 面积 速度 VHDL
• 年，卷（期）: 2008,（3）
• 所属期刊栏目: 应用设计
• 页码范围: 58-61
• 页数: 4页
• 分类号: TP**
• 字数: 3552字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-0755.2008.03.016

摘要

文章首先分析了3DES算法的基本工作流程;然后在资源优先和速度优先两种实现方案的基础上,提出了一种面积和速度折衷的3DES算法实现方案;最后使用Altera公司的FPGA器件设计了该方案下的IP核,并描述了该方案下IP核主要模块的设计方法,分析比较了实验结果.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	赵俭	解放军信息工程大学电子技术学院	9	24	3.0	4.0
2	胡永进	解放军信息工程大学电子技术学院	3	6	2.0	2.0