32nm CMOS工艺技术挑战

• 作者: 吴汉明 王国华 王阳元 黄如
• 来源期刊: 半导体学报
• 学科: 工学
• 关键词: CMOS技术 32nm技术节点 迁移率增强 金属栅/高k栅介质 超低k介质
• 年，卷（期）: 2008,（9）
• 所属期刊栏目: 技术进展
• 页码范围: 1637-1653
• 页数: 17页
• 分类号: TN405
• 语种: 中文
• DOI: 10.3321/j.issn:0253-4177.2008.09.001

摘要

根据国际半导体技术发展蓝图(international technology roadmap for semiconductor,ITRS),CMOS技术将于2009年进入32nm技术节点.然而,在CMOS逻辑器件从45nm向32nm节点按比例缩小的过程中却遇到了很多难题.为了跨越尺寸缩小所带来的这些障碍,要求把最先进的工艺技术整合到产品制造过程中.文中总结并讨论了可能被引入到32nm节点的新的技术应用,涉及如下几个方面:浸入式光刻的延伸技术、迁移率增强衬底技术、金属栅/高介电常数栅介质(metal/high-k,MHK)栅结构、超浅结(ultra-shallow junction,USJ)以及其他应变增强工程的方法,包括应力邻近效应(stress proximity effect,SPT)、双重应力衬里技术(dualstress liner,DSL)、应变记忆技术(stress memorization technique,SMT)、STI和PMD的高深宽比工艺(high aspect ratio process,HARP)、采用选择外延生长(selective epitaxial growth,SEG)的嵌入SiGe(pFET)和SiC(nFET)源漏技术、中端(middle of line,MOL)和后端工艺(back-end of line,BEOL)中的金属化以及超低k介质(ultra low-k,ULK)集成等问题.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	黄如		87	413	9.0	17.0
2	王阳元		78	1128	15.0	32.0
3	吴汉明		4	12	2.0	3.0
4	王国华		1	10	1.0	1.0