LD-CELP编解码器的ASIC设计

• 作者: 刘倩 殷景华 王明江
• 来源期刊: 电子科技
• 学科: 工学
• 关键词: LD-CELP 编解码 ASIC
• 年，卷（期）: 2008,（1）
• 所属期刊栏目: 电子·电路
• 页码范围: 18-20,59
• 页数: 4页
• 分类号: TN764
• 字数: 3148字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-7820.2008.01.005

摘要

LD-CELP可以全面满足16 kb·s-1算法的性能要求,已被广泛应用在会议电视系统、IP电话等领域.基于此规范,采用Verilog HDL硬件描述语言完成RTL级设计,所有编解码结构都由Verilog实现的DSP ensine完成,并对最佳码书序号进行了压缩处理,解决了最佳码书序号的比特浪费问题.系统物理测试采用FPGA验证方式.验证结果表明,系统功能完全正确,可实现实时编解码过程,解码语音具有良好可懂度.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	殷景华	哈尔滨理工大学应用科学与技术学院	74	301	9.0	12.0
2	王明江	哈尔滨工业大学深圳研究生院	23	61	5.0	7.0
3	刘倩	哈尔滨理工大学应用科学与技术学院	6	23	3.0	4.0