ADPLL数学建模与设计实现

• 作者: 关永峰 庄钊文 李建成 赵信
• 来源期刊: 半导体技术
• 学科: 工学
• 关键词: 全数字锁相环 数学模型 稳定性分析
• 年，卷（期）: 2008,（6）
• 所属期刊栏目: 集成电路设计与开发
• 页码范围: 534-538
• 页数: 5页
• 分类号: TN402
• 字数: 3477字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-353X.2008.06.021

摘要

全数字锁相环(ADPLL)与混合信号锁相环相比,具有功耗低、面积小、锁定时间短和易于移植等优点.提出了一种新的全数字锁相环结构,建立了该锁相环的系统级数学模型,通过Matlab仿真验证了系统的可行性,并用非线性理论证明了该系统的稳定性.并用建立的系统结构实现了ADPLL的电路版图,电路版图经0.13 μm工艺流片验证,实现了输入为2～25 MHz、输出为25～500 MHz的全数字锁相环电路样品.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	庄钊文	国防科学技术大学电子科学与工程学院	27	448	11.0	21.0
2	李建成	国防科学技术大学电子科学与工程学院	11	38	4.0	5.0
3	关永峰	国防科学技术大学电子科学与工程学院	5	29	3.0	5.0
4	赵信	国防科学技术大学电子科学与工程学院	1	5	1.0	1.0