Viterbi译码器的应用及其硬件设计与实现

• 作者: 安乐 李实秋
• 来源期刊: 通信技术
• 学科: 工学
• 关键词: TD-SCDMA 信道编码 Viterbi Verilog
• 年，卷（期）: 2008,（5）
• 所属期刊栏目: 传输
• 页码范围: 26-28
• 页数: 3页
• 分类号: TN929.533
• 字数: 2059字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-0802.2008.05.010

摘要

维特比译码器是人们广泛采用的卷积码的译码器,在IS-95,GSM,3GPP中都有广泛的应用.文中首先简单说明Viterbi译码算法原理,接着分析Viterbi译码算法设计及伪代码实现,根据TD-SCDMA卷积码编码方案,设计了一种采用软判决方式的维特比译码器,并采用合理的归一化方式,保证了计算路径值的过程中不会发生溢出.仿真表明:改进的译码器具有良好的性能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李实秋		6	34	4.0	5.0
2	安乐		1	11	1.0	1.0