下一代芯片设计与验证语言:SystemVerilog(验证篇)

• 作者: 钟文枫
• 来源期刊: 电子设计应用
• 学科: 工学
• 关键词: SystemVerilog 设计和验证语言 功能验证 断言 验证方法学
• 年，卷（期）: 2008,（12）
• 所属期刊栏目: 设计新苑
• 页码范围: 61-67
• 页数: 7页
• 分类号: TP3
• 字数: 5519字
• 语种: 中文

摘要

SystemVerilog是下一代芯片设计和验证语言,于2005年12月被标准化为IEEE P1800-2005.本文介绍SystemVerilog发展的过程及其对验证建模的支持,重点讨论其在功能验证方面的重要应用及使用技巧.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	钟文枫		2	52	1.0	2.0