基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
目前的ASIC设计中,时钟偏移成为限制系统时钟频率的主要因素,时钟树综合技术通过在时钟网络中插入缓冲器来减小时钟偏移.但是,有时这样做并不能达到系统要求的时钟偏移.以一款SMIC 0.18μm工艺的DVBT数字电视解调芯片为例,分析了时钟偏移的产生原因.介殚绍了使用Synopsys公司Astro工具进行时钟树综合的方法,重点分析了在时钟树综合之前如何设置约束手动优化电路从而改善设计的时序,最后的流片结果证明该方法是有效的.
推荐文章
ASIC后端设计中的时钟树综合
FFT处理器芯片
布局布线
时钟树综合
时钟偏移
ASIC后端设计中的时钟树综合
FFT处理器芯片
布局布线
时钟树综合
时钟偏移
ASIC系统中跨时钟域配置模块的设计与实现
ASIC
跨时钟域
异步时钟
亚稳态
自清零寄存器
ASIC设计中时钟偏移分析
ASIC
时钟偏移
时钟树
建立时间
保持时间
CTS
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 ASIC后端设计中的时钟偏移以及时钟树综合
来源期刊 半导体技术 学科 工学
关键词 时钟偏移 时钟树综合 Astro 手动优化
年,卷(期) 2008,(6) 所属期刊栏目 集成电路设计与开发
研究方向 页码范围 527-529
页数 3页 分类号 TN402
字数 2626字 语种 中文
DOI 10.3969/j.issn.1003-353X.2008.06.019
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 林平分 北京工业大学北京市嵌入式系统重点实验室 92 254 8.0 12.0
2 千路 北京工业大学北京市嵌入式系统重点实验室 1 39 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (1)
共引文献  (1)
参考文献  (1)
节点文献
引证文献  (39)
同被引文献  (15)
二级引证文献  (30)
1997(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(1)
  • 参考文献(1)
  • 二级参考文献(0)
2008(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2009(5)
  • 引证文献(5)
  • 二级引证文献(0)
2010(3)
  • 引证文献(3)
  • 二级引证文献(0)
2011(5)
  • 引证文献(5)
  • 二级引证文献(0)
2012(5)
  • 引证文献(2)
  • 二级引证文献(3)
2013(7)
  • 引证文献(4)
  • 二级引证文献(3)
2014(10)
  • 引证文献(6)
  • 二级引证文献(4)
2015(7)
  • 引证文献(5)
  • 二级引证文献(2)
2016(7)
  • 引证文献(2)
  • 二级引证文献(5)
2017(5)
  • 引证文献(3)
  • 二级引证文献(2)
2018(6)
  • 引证文献(1)
  • 二级引证文献(5)
2019(8)
  • 引证文献(2)
  • 二级引证文献(6)
2020(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
时钟偏移
时钟树综合
Astro
手动优化
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
半导体技术
月刊
1003-353X
13-1109/TN
大16开
石家庄179信箱46分箱
18-65
1976
chi
出版文献量(篇)
5044
总下载数(次)
38
总被引数(次)
24788
论文1v1指导