基于FPGA的任意相位时钟管理器的设计

• 作者: 张鹤 李军杰 李斌 杨永强 薛宁 齐浩博
• 来源期刊: 电讯技术
• 学科: 工学
• 关键词: 数字电路设计 时钟系统 相位调整 时钟同步
• 年，卷（期）: 2008,（4）
• 所属期刊栏目: 研究与开发
• 页码范围: 80-83
• 页数: 4页
• 分类号: TN702
• 字数: 2762字
• 语种: 中文
• DOI: 10.3969/j.issn.1001-893X.2008.04.019

摘要

在通信双方为同源时钟的前提下,为保证时钟在接口处把所有数据都正确采样进来,利用Altera的综合开发平台Quartus II,实现了采样时钟相位根据输入数据相位自动调整,使采样时钟能找到最佳的采样时间来采样外来数据.任意相位时钟管理器可以产生高精度动态相位的时钟信号.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	齐浩博	沈阳理工大学信息科学与工程学院	5	6	2.0	2.0
2	李斌	沈阳理工大学信息科学与工程学院	35	106	5.0	7.0
3	李军杰	沈阳理工大学信息科学与工程学院	5	9	2.0	2.0
4	杨永强	沈阳理工大学信息科学与工程学院	4	11	2.0	3.0
5	薛宁	沈阳理工大学信息科学与工程学院	3	4	1.0	1.0
6	张鹤	沈阳理工大学信息科学与工程学院	4	10	2.0	3.0