基于FPGA的卷积码的编/译码器设计

• 作者: 井小沛 张青春 武斌
• 来源期刊: 电子测量技术
• 学科: 工学
• 关键词: 卷积码 维特比译码器 现场可编程门阵列 硬件描述语言 回溯译码
• 年，卷（期）: 2008,（2）
• 所属期刊栏目: 嵌入式技术
• 页码范围: 116-118
• 页数: 3页
• 分类号: TN47
• 字数: 2218字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-7300.2008.02.034

摘要

卷积码作为通信系统中重要的编码方式,以其良好的编码性能,合理的译码方法,被广泛应用.本文在介绍卷积码原理的基础上,详细阐述了基于FPGA的卷积码的编/译码器的设计.值得一提的是,卷积码的译码采用维特比译码算法,利用了状态路径度量计算、保存路径转移过程和回溯译码等方法,在硬件实现上能有效地减少存储量、降低功耗,提高整个编/译码器的性能.最后进行了模拟仿真,结果显示编译码的效果比较理想,达到了设计的目的.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	井小沛	海军工程大学电子工程学院	12	101	7.0	10.0
2	武斌	海军工程大学电子工程学院	15	128	7.0	11.0
3	张青春	海军工程大学电子工程学院	11	61	4.0	7.0