卷积码编码器和Viterbi译码器的FPGA实现

• 作者: 牟崧友
• 来源期刊: 电子工程师
• 学科: 工学
• 关键词: 卷积编码 Viterbi算法 FPGA 寄存器交换法
• 年，卷（期）: 2008,（8）
• 所属期刊栏目: 通信技术
• 页码范围: 21-24
• 页数: 4页
• 分类号: TN911.22
• 字数: 2754字
• 语种: 中文
• DOI: 10.3969/j.issn.1674-4888.2008.08.008

摘要

Viterbi译码是对卷积码的一种最大似然译码算法.主要介绍卷积码的Viterbi译码器的FPGA(现场可编程门阵列)实现方案.根据卷积码的特点,设计了用寄存器交换法存储幸存路径的模块,充分利用FPGA触发器资源丰富的优点.同时,为使系统在保持同等性能条件下可以高效率实现,对Viterbi译码实现中的数据溢出和输出判决部分进行了优化,处理的结果使得系统的性能和效率都有提高.本设计已基于FPGA实现,译码速度快、延时小.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	牟崧友		2	12	2.0	2.0