CMOS片上电源总线ESD保护结构设计

• 作者: 王怡飞 胡新伟 郭立
• 来源期刊: 半导体技术
• 学科: 工学
• 关键词: 静电放电 电源总线 保护电路
• 年，卷（期）: 2008,（6）
• 所属期刊栏目: 集成电路设计与开发
• 页码范围: 524-526
• 页数: 3页
• 分类号: TN402|TN403
• 字数: 2365字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-353X.2008.06.018

摘要

随着集成电路制造技术的高速发展,特征尺寸越来越小,静电放电对器件可靠性的危害也日益增大,ESD保护电路设计已经成为IC设计中的一个重要部分.讨论了三种常见的CMOS集成电路电源总线ESD保护结构,分析了其电路结构、工作原理和存在的问题,进而提出了一种改进的ESD保护电源总线拓扑结构.运用HSPICE仿真验证了该结构的正确性,并在一款自主芯片中实际使用,ESD测试通过±3 000 V.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郭立	中国科学技术大学电子科学与技术系	203	1655	20.0	30.0
2	王怡飞	中国科学技术大学电子科学与技术系	3	11	2.0	3.0
3	胡新伟	中国科学技术大学电子科学与技术系	3	7	1.0	2.0