基于FPGA的矩阵乘法器优化设计

• 作者: 侯朝焕 杨常安 钟声 陈栋
• 来源期刊: 电子测量技术
• 学科: 工学
• 关键词: FPGA DCM 矩阵运算
• 年，卷（期）: 2008,（2）
• 所属期刊栏目: 嵌入式技术
• 页码范围: 95-98,102
• 页数: 5页
• 分类号: TN927.2
• 字数: 2171字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-7300.2008.02.028

摘要

目前FPGA(field programmable gate array)在许多信号处理领域有了越来越多的应用,其中有不少是应用于矩阵的运算与变换.通过使用新一代FPGA中嵌入的DCM(digital clock manager)模块,可以针对矩阵运算的特点,对实现矩阵运算的硬件结构进行优化,从而大幅的降低在FPGA中实现矩阵运算所占用的硬件资源.本文以 3×3矩阵乘法器为例对此类优化设计进行了详细介绍.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	侯朝焕	中科院声学所数字系统集成技术部	5	33	3.0	5.0
2	钟声	中科院声学所数字系统集成技术部	1	7	1.0	1.0
3	杨常安	中科院声学所数字系统集成技术部	1	7	1.0	1.0
4	陈栋	中科院声学所数字系统集成技术部	1	7	1.0	1.0