组合电路内建自测试技术的研究

• 作者: 杨兴 胡正伟
• 来源期刊: 电子质量
• 学科: 工学
• 关键词: 内建自测试 可测性设计 行波进位加法器 组合电路
• 年，卷（期）: 2008,（12）
• 所属期刊栏目: 理论与研究
• 页码范围: 3-7
• 页数: 5页
• 分类号: TN407
• 字数: 3458字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-0107.2008.12.003

摘要

随着集成电路技术的发展,可测性设计在电路设计中占有越来越重要的地位,内建自测试作为可测性设计的一种重要方法也越来越受到关注.文中首先介绍了内建自测试的实现原理,在此基础上以八位行波进位加法器为例,详细介绍了组合电路内建自测试的设汁过程.采用自顶向下的设计方法对整个内建自测试电路进行模块划分,用VHDL语言对各个模块进行代码编写并在Quartusll软件环境下通过了综合仿真,结果表明此设计合理,对电路的测试快速有效.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨兴	华北电力大学电子与通信工程系	11	43	3.0	6.0
2	胡正伟	华北电力大学电子与通信工程系	28	124	6.0	10.0