低功耗、高性能多米诺电路电荷自补偿技术

• 作者: 侯立刚 吴武臣 宫娜 汪金辉 董利民
• 来源期刊: 半导体学报
• 学科: 工学
• 关键词: 自补偿电荷通路 功耗延迟积 Zipper CMOS全加器 多米诺电路
• 年，卷（期）: 2008,（7）
• 所属期刊栏目: 研究论文
• 页码范围: 1412-1416
• 页数: 5页
• 分类号: TN4
• 字数: 3761字
• 语种: 中文
• DOI: 10.3321/j.issn:0253-4177.2008.07.038

摘要

提出了一种电荷自补偿技术来降低多米诺电路的功耗,并提高了电路的性能.采用电荷自补偿技术设计了具有不同下拉网络(PDN)和上拉网络(PUN)的多米诺电路,并分别基于65,45和32nm BSIM4 SPICE模型进行了HSPICE仿真.仿真结果表明,电荷自补偿技术在降低电路功耗的同时,提高了电路的性能.与常规多米诺电路技术相比,采用电路自补偿技术的电路的功耗延迟积(PDP)的改进率可达42.37%.此外,以45nm Zipper CMOS全加器为例重点介绍了功耗分布法,从而优化了自补偿路径,达到了功耗最小化的目的.最后,系统分析了补偿通路中晶体管宽长比,电路输入矢量等多方面因素对补偿通路的影响.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	吴武臣	北京工业大学集成电路与系统研究室	54	459	12.0	18.0
2	侯立刚	北京工业大学集成电路与系统研究室	75	360	11.0	15.0
3	董利民	北京工业大学集成电路与系统研究室	15	150	7.0	12.0
4	汪金辉	北京工业大学集成电路与系统研究室	36	129	6.0	9.0
5	宫娜	河北大学电子信息工程学院	9	36	4.0	5.0