多路信号采集器的硬件电路设计

• 作者: 刘文怡 李正岱
• 来源期刊: 科技与创新
• 关键词: 数据采集 异步串行通信 CPLD
• 年，卷（期）: 2008,（2）
• 所属期刊栏目: PLD CPLD FPGA应用
• 页码范围: 220-222
• 页数: 3页
• 分类号: TN98|TP274+.2|TP274+.1
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2008.02.090

摘要

本文详细介绍多路信号采集系统的实现方案、组成结构及其特性.整个采集系统完成对13路模数混合信号的采样,采样精度为12位,每路信号采样频率不低于12.5kHZ.系统包括模拟开关、测量放大器、AD转换器、CPLD中心逻辑控制器、掉电数据保存单元,系统实现了通过CPLD编程完成与计算机串口间异步串行通信功能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李正岱		1	25	1.0	1.0
2	刘文怡		13	65	4.0	7.0