断言语言SVA在硬件功能验证中的应用

• 作者: 劳丰 郭立
• 来源期刊: 电子技术
• 学科: 工学
• 关键词: 断言 验证测试 AHB总线 仲裁器 SVA
• 年，卷（期）: 2008,（7）
• 所属期刊栏目: 应用设计
• 页码范围: 43-46
• 页数: 4页
• 分类号: TP3
• 字数: 2818字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-0755.2008.07.015

摘要

基于断言的验证(Assertion Based Verification,ABV),是一种有价值的主流验证技术.断言特别适合于描述时序特性和因果特性.作为System Verilog的重要组成部分,System VerilogAssertion(SVA)提供了丰富的断言指令,能有效的提高验证测试工作的质量和效率.文章首先介绍了断言验证语言System Verilog Assertion,并针对ARM公司的AMBA总线中的AHB仲裁器模块的设计,给出了一种基于断言的验证方法,采用SVA对其进行验证测试.测试仿真的结果表明,本文给出的方法的有效性和正确性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郭立	中国科学技术大学电子科学与技术系	203	1655	20.0	30.0
2	劳丰	中国科学技术大学电子科学与技术系	1	11	1.0	1.0