高质量七倍分频电路的设计与实现

• 作者: 张继刚 李维忠
• 来源期刊: 现代电子技术
• 关键词: 奇数次分频器 格雷码计数器 时钟波形 FPGA
• 年，卷（期）: 2008,（6）
• 所属期刊栏目: 电路设计
• 页码范围: 12-13,18
• 页数: 3页
• 分类号: TN772
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2008.06.005

摘要

提出一种可实现占空比为50%的7倍时钟分频电路的高可靠性设计方案,并分别给出由分立元件组构和由Verilog HDL语言描述的2种实现方法.与已有方案相比,该设计不仅可以节省器件资源,而且完全避免了冒险现象对于分频时钟波形造成的影响.在Quartus环境下,分别时门级设计和基于Verilog HDL语言的行为级描述进行仿真验证,结果显示该方案合理可行.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李维忠		4	8	2.0	2.0
2	张继刚		2	4	1.0	2.0