JPEG2000中算术编码的VLSI结构设计

• 作者: 乔世杰 樊炜 高勇
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 无损数据压缩 JPEG2000 算术编码器 FPGA
• 年，卷（期）: 2008,（2）
• 所属期刊栏目: 固态电子器件
• 页码范围: 492-495
• 页数: 4页
• 分类号: TN47
• 字数: 2133字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2008.02.028

摘要

算术编码算法对于无损数据压缩是一种非常有效的方法,它已经被JPEG2000标准所采用.通过研究JPEG2000标准中的算术编码算法,设计了一种算术编码器的VLSI结构.该设计用Verilog语言进行了RTL级描述,然后用Modelsira对电路进行了仿真,经Quartus综合以后在FPGA上进行了验证.实验表明,在Ahera的芯片EP2C35F672C8上,该设计最高工作时钟可达63.37 MHz,可以作为IP核应用于JPEG2000图像编码芯片中.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	高勇	西安理工大学电子工程系	189	1184	15.0	26.0
2	乔世杰	西安理工大学电子工程系	9	28	4.0	4.0
3	樊炜	西安理工大学电子工程系	1	2	1.0	1.0