TCP段乱序重排的硬件设计与实现

• 作者: 付宇卓 韩晓鑫 韩泽耀
• 来源期刊: 信息技术
• 学科: 工学
• 关键词: FPGA TCP协议 乱序重排 描述符
• 年，卷（期）: 2008,（10）
• 所属期刊栏目: 应用技术
• 页码范围: 41-43,47
• 页数: 4页
• 分类号: TP393
• 字数: 3102字
• 语种: 中文
• DOI: 10.3969/j.issn.1009-2552.2008.10.013

摘要

介绍了一种基于FPGA设计的网络协议处理器中TCP段乱序重排硬件结构的设计与实现.乱序处理过程完全基于描述符,避免了数据payload的拷贝.该结构的独特设计降低了处理的时间复杂度,且具有很好的灵活性和扩展性,性能也能完全满足高速网络发展的要求.文中详细介绍了乱序重排部件的数据结构及其工作原理,并对比其它硬件设计进行分析.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	付宇卓	上海交通大学微电子学院	90	850	15.0	26.0
2	韩泽耀	上海交通大学微电子学院	18	142	6.0	11.0
3	韩晓鑫	上海交通大学微电子学院	1	2	1.0	1.0