基于FPGA/CPLD的嵌入式VGA显示系统

• 作者: 熊庆国 王恒心 王鑫 陈礼敏
• 来源期刊: 科技与创新
• 关键词: 嵌入式 VHDL FPGA CPLD VGA显示
• 年，卷（期）: 2008,（26）
• 所属期刊栏目: PLD CPLD FPGA应用
• 页码范围: 146-148
• 页数: 3页
• 分类号: TP302
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2008.26.061

摘要

本文介绍了基于FPGA/CPLD的嵌入式VGA显示系统的设计,详细讨论了用VHDL设计行场扫描时序的方法,这种设计方法稍作改动便可产生任意行场扫描时序,具有很好的移植性.该显示系统已成功地在雷达图形显示系统中使用,且显示器的分辨率达到了1280*1024,刷新频率为60 Hz.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	熊庆国		69	377	11.0	15.0
2	王鑫		11	86	4.0	9.0
3	王恒心	湖北省武汉科技大学信息科学与工程学院	1	20	1.0	1.0
4	陈礼敏		1	20	1.0	1.0