用90nm CMOS数字工艺实现的低抖动时钟锁相环设计

• 作者: 刘军 尹海丰 毛志刚 王峰
• 来源期刊: 半导体学报
• 学科: 工学
• 关键词: 锁相环 鉴频鉴相器 电荷泵 压控振荡器EEACC:2570
• 年，卷（期）: 2008,（8）
• 所属期刊栏目: 研究论文
• 页码范围: 1511-1516
• 页数: 6页
• 分类号: TN43
• 字数: 740字
• 语种: 中文
• DOI: 10.3321/j.issn:0253-4177.2008.08.019

摘要

用90nmCMOS数字工艺设计实现了一个低抖动的时钟锁相环.锁相环不需要"模拟"的电阻和电容,采用金属间的寄生电容作为环路滤波器的电容.测试结果显示,锁相环锁定在1.989GHz时的均方抖动为3.7977ps,周期峰峰值抖动为31.225ps,核心功耗约为9mW.锁相环可稳定输出的频率范围为125MHz到2.7GHz.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	毛志刚	哈尔滨工业大学微电子中心	58	658	14.0	23.0
2	尹海丰	哈尔滨工业大学微电子中心	5	33	4.0	5.0
3	王峰		1	8	1.0	1.0
4	刘军		1	8	1.0	1.0