高k栅介质对肖特基源漏超薄体SOI MOSFET性能的影响

• 作者: 刘红侠 栾苏珍 王瑾 蔡乃琼 贾仁需
• 来源期刊: 物理学报
• 关键词: 高k栅介质 肖特基源漏(SBSD) 边缘感应势垒屏蔽(FIBS) 绝缘衬底上的硅(SOI)
• 年，卷（期）: 2008,（7）
• 所属期刊栏目: 凝聚物质:电子结构、电学、磁学和光学性质
• 页码范围: 4476-4481
• 页数: 6页
• 字数: 4583字
• 语种: 中文

摘要

研究了高k栅介质对肖特基源漏超薄体SOI MOSFET性能的影响.随着栅介质介电常数增大,肖特基源漏(SBSD)SOI MOSFET的开态电流减小,这表明边缘感应势垒降低效应(FIBL)并不是对势垒产生影响的主要机理.源端附近边缘感应势垒屏蔽效应(FIBS)是SBSD SOI MOSFET开态电流减小的主要原因.同时还发现,源漏与栅是否对准,高k栅介质对器件性能的影响也小相同.如果源漏与栅交叠,高k栅介质与硅衬底之间加入过渡层可以有效地抑制FIBS效应.如果源漏偏离栅,采用高k侧墙并结合堆叠栅结构,可以提高驱动电流.分析结果表明,来自栅极的电力线在介电常数不同的材料界面发生两次折射.根据结构参数的不同可以调节电力线的疏密,从而达到改变势垒高度,调节驱动电流的目的.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘红侠	西安电子科技大学微电子学院宽禁带半导体材料与器件教育部重点实验室	91	434	10.0	15.0
2	贾仁需	西安电子科技大学微电子学院宽禁带半导体材料与器件教育部重点实验室	12	53	4.0	7.0
3	栾苏珍	西安电子科技大学微电子学院宽禁带半导体材料与器件教育部重点实验室	7	28	3.0	5.0
4	蔡乃琼	西安电子科技大学微电子学院宽禁带半导体材料与器件教育部重点实验室	5	23	3.0	4.0
5	王瑾	西安电子科技大学微电子学院宽禁带半导体材料与器件教育部重点实验室	3	20	2.0	3.0