基于FPGA的卷积码Viterbi译码器性能研究

• 作者: 曾浩 杨瑞娟 肖玉芬 陈新永
• 来源期刊: 现代电子技术
• 关键词: 卷积码 Viterbi译码 VHDL 幸存路径
• 年，卷（期）: 2008,（7）
• 所属期刊栏目: 通信设备
• 页码范围: 97-98,102
• 页数: 3页
• 分类号: TN919.3
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2008.07.032

摘要

基于FPGA的卷积码Viterbi译码器,其性能与译码算法参数设置密切相关.在采用VHDL语言设计实现译码器的基础上,通过仿真,分析了Viterbi译码器参数的设置情况,就幸存路径长度、编码存储度等参数对FPGA译码器性能的影响进行了讨论,并给出了这些参数的最佳取值.对卷积码编译码参数设计具有较好的指导性和实用性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	曾浩	重庆邮电大学通信与信息工程学院	37	122	6.0	9.0
2	杨瑞娟		51	271	9.0	14.0
3	肖玉芬		6	17	3.0	4.0
4	陈新永		2	11	2.0	2.0