高速全数字解调器的并行码元同步设计

• 作者: 杨磊 陈金树
• 来源期刊: 科技与创新
• 关键词: 高速全数字解调器 并行结构 码元同步 并行NCO控制
• 年，卷（期）: 2008,（13）
• 所属期刊栏目: 软件天地
• 页码范围: 288-289
• 页数: 2页
• 分类号: TN927
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2008.13.117

摘要

针对高速和宽码速率的要求,在Gardner算法的基础上设计了并行码元同步模块.该模块可以满足960MHz中频采样的全数字解调器要求,适应码速率40Mbps-320Mbps,并通过了仿真验证.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨磊	清华大学电子工程系	14	147	7.0	12.0
2	陈金树	清华大学电子工程系	16	117	5.0	10.0