CMOS集成电路中ESD保护技术研究

• 作者: 余有灵 吴启迪 王翠霞 范学峰 许维胜
• 来源期刊: 现代电子技术
• 关键词: 静电放电 失效模式 ESD保护电路 栅耦舍
• 年，卷（期）: 2008,（8）
• 所属期刊栏目: 电路设计
• 页码范围: 1-3
• 页数: 3页
• 分类号: TN433
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2008.08.001

摘要

分析ESD失效的原因和失效模式,针对亚微米CMOS工艺对器件ESD保护能力的降低,从工艺、器件、电路三个层次对提高ESD保护能力的设计思路进行论述.工艺层次上通过增加ESD注入层和硅化物阻挡层实现ESD能力的提高;器件方面可针对电路的特点,选择合适的器件(如MOS,SCR,二极管及电阻)达到电路需要的ESD保护能力;电路方面采用栅耦和实现功能较强的ESD保护.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	许维胜		153	1846	22.0	38.0
2	余有灵		72	381	9.0	17.0
3	吴启迪		217	4239	34.0	59.0
4	范学峰	同济大学半导体与信息技术研究所	21	262	8.0	16.0
5	王翠霞	同济大学半导体与信息技术研究所	13	110	4.0	10.0