DDS+PLL技术在C波段频率合成器中的应用

• 作者: 徐涛 郑萍 雷梁
• 来源期刊: 现代电子技术
• 关键词: 直接数字频率合成器 锁相环 频率步进 相位噪声 杂散抑制
• 年，卷（期）: 2008,（9）
• 所属期刊栏目: 通信设备
• 页码范围: 94-97
• 页数: 4页
• 分类号: TN74
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2008.09.032

摘要

提出了一种具体的C波段小步进频率合成器的设计方案.该方案是基于锁相环频率合成(PLL)和直接数字频率合成(DDS)相结合的结构,利用DDS激励PLL产生所需信号.设计的信号频率范围为5.02～5.38 GHz,频率步进为1 kHz.重点阐述了系统的硬件实现,包括系统设计方案、主要电路模块设计以及系统测试结果等,并针对实际调试过程中常见的问题给出一些改进的方法.最后的测试结果表明了该频率合成器具有频谱纯、相噪低、杂散抑制能力强等特点,可以满足实际系统需要.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郑萍	西华大学电气信息学院	58	392	12.0	15.0
2	雷梁	西华大学电气信息学院	2	17	2.0	2.0
3	徐涛	西华大学电气信息学院	13	116	5.0	10.0