一种分段卷积快速算法的设计与实现

• 作者: 陈悦
• 来源期刊: 现代电子技术
• 关键词: 分段卷积 实时处理 重叠相加法 FPGA
• 年，卷（期）: 2008,（17）
• 所属期刊栏目: 电子技术
• 页码范围: 146-147,150
• 页数: 3页
• 分类号: TN911.72
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2008.17.049

摘要

常用的线性卷积方法要求两个输入序列的持续时间相同,但在实际工程中经常会遇到某个输入序列具有较长持续时间的情况,从而无法达到信号"实时"处理的要求.在这种情况下,分段卷积是一种有效的解决方案.设计了一种分段卷积快速算法模块,在FPGA中采用流水线结构进行实时处理.经检验该方法正确且能很好地满足对信号进行实时处理的要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈悦	南京航空航天大学金城学院	21	70	6.0	7.0