基于FPGA的AES加/解密算法的可重构设计

• 作者: 张鲁国 王简瑜
• 来源期刊: 计算机工程
• 学科: 工学
• 关键词: 高级加密标准 现场可编程门阵列 可重构设计
• 年，卷（期）: 2008,（7）
• 所属期刊栏目: 安全技术
• 页码范围: 163-164,167
• 页数: 3页
• 分类号: TP309
• 字数: 2257字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-3428.2008.07.057

摘要

高级加密标准(AES)的传统实现方法是对加/解密算法进行单独设计,占用了过多的硬件资源.该文在分析AES加/解密算法机理的基础上,介绍了算法各模块的设计方法,通过分析提取了加/解密算法之间存在的共性,给出算法的可重构设计实例.通过FPGA仿真验证,该方案与传统设计方案相比,减少了资源的消耗.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张鲁国	解放军信息工程大学信息工程学院	11	37	3.0	5.0
2	王简瑜	解放军信息工程大学信息工程学院	5	33	3.0	5.0