一种节省硬件资源的DFT伪码捕获实现方法

• 作者: SUN Guo-liang 朱莉森
• 来源期刊: 科技与创新
• 关键词: 扩频信号 捕获 DFT 多普勒频偏 频率估计
• 年，卷（期）: 2008,（21）
• 所属期刊栏目: 软件时空
• 页码范围: 118-119,141
• 页数: 3页
• 分类号: TN914.42
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2008.21.049

摘要

DFT伪码捕获算法在进行伪码搜索的同时估计多普勒频偏,为了满足捕获精度要求,需要增加DFT点数,但随着运算点数的增加硬件实现难度成倍增长.本文提出一种基于FPGA的在不增加DFF点数的前提下实现高精度伪码捕获的方法,详细介绍了如何通过采用查找表和浮动窗等方法在保证系统性能的同时节省资源,通过在FPGA器件中验证表明该方法捕获速度快,精度高,硬件实现简单,占用资源少,有很强的实用价值.